触发器的基本结构（各种触发器之间的联系与区别）

触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。

也就是说，不管是加法器，还是减法器，或者分频器，都是以触发器为基本组成单元的。

最基本的是RS触发器：

基本触发器的缺点在于，输入任意时刻发生变化，输出马上跟着改变。

由此产生了钟控触发器：

钟控触发器的特点在于，只有在CP端上出现时钟脉冲时，触发器的状态才能改变。

钟控触发器的缺点在于：在CP＝1期间输出会随着输入的改变而改变，而且R、S之间还是有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。

由此出现了主从触发器：

主从JK触发器解决了不定态的问题：

但仍然存在着CP=1期间的一次翻转现象：

边缘触发器才真正解决了不定态和状态翻转问题：

简单总结：

1：基本触发器存在状态翻转和不定态问题。

2：钟控触发器使得触发器的状态翻转受到时钟控制，但还是存在状态翻转和不定态两个问题。

3：主从触发器解决了不定态问题，但还是存在一次翻转问题。

4：边缘触发器则解决了上述两个问题。